第5章　存储器系统

一、选择题

1某计算机系统内存原有512 KB DRAM，为保证DRAM信息不丢失，要在2ms时间内对全部DRAM刷新一遍，现将内存扩充到1MB，则内存全部刷新一遍所需的时间为（　　），才能保证信息不丢失。[上海交通大学研]

A．4 ms

B．3 ms

C．2 ms

D．1 ms

【答案】C

【解析】为了保证信息不丢失，要在2 ms内刷新，即使增加了DRAM仍然要满足要求。

2反映Cache性能的最重要的指标是（　　）。[天津大学研]

A．配置方式

B．访问速度

C．规模大小

D．命中率

【答案】D

3基本的输入输出系统BOS，存储在下列何种存储介质中（　　）。[南京理工大学研]

A．系统RAM中

B．硬盘中

C．DOS操作系统中

D．系统ROM中

【答案】D

【解析】ROM存储器是将程序及数据固化在芯片中，数据只能读出，不能写入，电源关掉，数据也不会丢失，ROM中通常存储操作系统的程序（BIOS）或用户固化的程序。

4有一微机系统采用Pentium芯片为CPU，该芯片有64条数据线，32条地址线，则该微机系统的最大内存容量为（　　）字节。[上海交通大学研]

A．2³²×8

B．2³²×4

C．2³²×2

D．2³²

【答案】D

【解析】CPU的寻址能力只跟其地址线的多少有关系。因为其对外进行寻址是一种变址对应一个字节的存饼单元，所以最大的内存容量就是2^N，N是地址线的条数。

5一个存储器芯片有13根片内地址线，1根片选线，1根数据线，若要构成一个16KB的存储体，需（　　）片这样的芯片？[西南交通大学研]

A．40

B．16

C．64

D．32

【答案】B

【解析】因为是1根数据线，所以是1位的存储器，有13根片内地址线，说明1位存储单元的个数为213＝8K，所以这样的一个含有8K位的存储芯片要想组成一个16KB的存储器，需要16片。

6（多选）RAM型存储器的特点有（　　）。[北京交通大学研]

A．在程序运行过程中所存信息既能被读出又能被写入

B．电源掉电后又上电时所存内容仍然可以保持

C．电源掉电后又上电时所存内容全部消失

D．在信息改写之前先要在紫外线擦除器上擦除

E．在单片机应用系统中常用于扩展外部数据存储器

【答案】ACE

【解析】D项，是指EPROM，不是RAM的特点。

二、填空题

1闪速存储器是20世纪90年代出现的一种______的______。[上海交通大学研]

【答案】可电擦除；非易失性只读存储器。

2EPROM存储器被擦除后，其内容全部为______H。[北京理工大学研]

【答案】FF

【解析】以紫外线擦除可编程芯片为例，浮栅带电表示信息的0，浮栅不带电表示信息的1，用紫外线擦除就是用高能光子将浮栅上的电子驱逐出去使之返回基片，即让浮栅不再带电，所以擦除后全部为1，即内容全部为FFH。

3______是计算机的记忆装置的基本单元，它可以组成______，而后者义可以组成存储器。[厦门大学研]

【答案】触发器；寄存器。

4在“Cache-主存-辅存”三级存储体系中，“Cache-主存”结构的引入是为了解决______问题。“主存-辅存”结构的引入是为了解决______问题。[厦门大学研]

【答案】速度；容量。

5在现代计算机系统中，为解决CPU和主存的速度匹配，通常在CPU和主存之间设置______，它由______组成。[上海交通大学研]

【答案】高速缓冲存储器；SRAM（静态随机存储器）。

68086 CPU对应的1MB存储空间分为______个______字节的存储体，其中一个由______组成，由______信号选择；另一个存储体由______组成，由______信号选择。[中科院合肥智能所研]

【答案】2；512K；偶地址存储体；A0；奇地址存储体；

7如果一个30个字的数据区，它的起始地址是2000H：3000H，则这个数据区的首字单元物理地址是______，末字单元物理地址是______。[东华大学研]

【答案】23000H，2303AH

【解析】根据起始地址的表示可知，前面的2000H表示的是段地址，3000H表示的偏移地址，段地址和偏移地址的组合才是物理地址。所以，首字单元的物理地址为16×2000H＋3000H＝23000H，末字单元的物理地址为23000H＋（30－1）×2＝2303AH。注意一个字占用2个字节的存储空间。

8若用16K×1的芯片组成一个32K×8位的存储器，需要______个芯片，片内选址需______根地址线，存储器选址需______根地址线。[武汉理工大学研]

【答案】16，14，1。

【解析】（32K/16K）×（8/1）＝16，所以需要16个芯片；16K＝2¹⁴，所以片内选址需14根地址线，32K/16K＝2¹，所以存储器选址需1根地址线。

9微机系统中内存RAM区由Intel 2114（1K×4）芯片组成，若RAM总容量为6 KB，则需要______片2114芯片。若另采用3-8译码，则至少需要地址总线中的______根地址线。[南京理工大学研]

【答案】12，10。

【解析】6K×8/（K×4）＝12，1K＝2¹⁰。

三、判断题

1在存储器读/写周期需要插入等待周期是因为CPU执行指令的速度不够快。（　　）[重庆大学研]

【答案】错误。

2对只读存储器只能进行读，不能进行写。（　　）[广东工业大学研]

【答案】错误。

【解析】一般工作状态下，ROM中的信息只能读，不能写。对于可编程的ROM，可用特殊方式将信息写入。

3MCS-51单片机内部RAM的20H～2FH单元中的各个位可以分别用指令直接单独操作。（　　）[浙江工业大学研]

【答案】正确。

【解析】MCS-51单片机内部RAM的20H～2FH单元属于位寻址区，所以可以用指令进行单独的位操作。

四、解答题

1简述只读存储器的种类。[华东理工大学研]

答：（1）掩膜ROM，又称固定ROM。制造时，生产厂家利用掩膜技术把数据写入存储器中，制成后，用户不能修改。

（2）一次可编程ROM（PROM）。出厂时，存储内容全为1（或者全为0），用户可以根据自己的需要，利用通用或专用的编程器，将某些单元改写为0（或1）。

（3）光可擦可编程ROM（EPROM）。这种存储器利用编程器写入后，信息可长久保持，当其内容需要变更时，可利用擦抹器（由紫外线灯照射）将其擦除，各单位内容复原（为FFH），再根据需要，利用EPROM编程器编程，可反复使用。

（4）电可擦可编程ROM（EEPROM）。EEPROM以字节为单位进行擦写，具有ROM的非易失性，又具备类似RAM的功能，可随时改写（可重复擦写1万次以上），常常只需提供单电源供电，便可进行读、擦除/写操作，电路设计和调试极为方便。

（5）快闪存储器（Flash）。该类型的存储器掉电时信息不丢失、支持字节、块和页擦除、单一供电、高密度信息存储。与EEPROM相比，成本低，数据存储密度大。

2简单叙述半导体存储芯片的主要外部引脚和意义。[华中科技大学研]

答：半导体存储芯片的主要外部引脚和意义如下。

（1）数据引脚。与CPU交换数据用。

（2）地址引脚。内部单元选择用。

（3）控制引脚。主要有：

——芯片选择用；

——写控制用；

——读控制（输出允许）用。

其中只读半导体存储芯片没有引脚。

3存储器采用分段方法进行组织有哪些好处？[南京理工大学研]

答：8086是一个16位的结构，采用分段管理办法可形成超过16位的存储器物理地址，扩大对存储器的寻址范同（1MB，20位地址）。若不用分段方法，16位地址只能寻址64KB空间。

4图5-1为8086存储器的部分电路接线图，请分析两片存储器芯片M0和M1各自的寻址范围，它们的存储总容量是多少？[上海交通大学研]

图5-1　8086存储器的部分电路接线图

答：8086是16位数据线，而M1和M0是8位数据线，所以图中利用了A0和信号线来设定了M1为高字节库，M0为低字节库。

要选中两个芯片，A₁₉＝0，A₁₈和A₁₇均为1，A₁₆～A₁为变址，所以两个芯片的总的存储空间的地址范围为60000H～7FFFFH。其中M0的空间是其中的偶地址，M1的空间是其中的奇地址。共占空间2×2¹⁶＝128 KB。

五、应用设计题

1用8K×8位的EPROM2764，8K×8位的RAM6264和译码器74LS138组成一个16 KB ROM、16 KB RAM的存储器子系统。8086 CPU工作在最小模式。画出存储器系统与CPU的连接线路图。设各块芯片的地址分配为：

1#40000H～43FFFH，

2#44000H～47FFFH，

3#48000H～4BFFFH，

4#4C000H～4FFFFH [上海交通大学研]

答：根据题目要求，绘出的电路连接图如图5-2所示。

图5-2　电路连接图

2已知存储器地址空间分配、RAM芯片（4K×4），如图5-3所示，请完成如下任务：

（1）如图5-3（B）所示RAM芯片有几根地址线？几根数据线？用该RAM芯片构成图5-3（A）中所示存储器地址空间（RAM1空间、RAM2空间）分配，共需要几个芯片？共分几个芯片组？

图5-3　已知部件

（2）设CPU的地址总线为20位，数据总线8位，画出这些芯片按图5-4所示的地址空间（RAM1空间、RAM2空间）构成的RAM存储器及其与CPU间的连接图（包括3-8译码器构成的片选8译码电路）。[长安大学研]

答：（1）因为RAM芯片为4K×4位的，所以需要12根地址线（2¹²＝4K）和4根数据线。构成RAM1空间（8K×8位）需要4片芯片（8K×8/（4K×4）＝4），构成 RAM2所示的空间（4K×8位）需要2片芯片（4K×8/（4K×4）＝2）。所以共需要4＋2＝6片芯片。

低4位和高4位刚好组成CPU要求的8位数据格式。所以两个芯片构成一个芯片组。对与RAM1空间，4个芯片构成2个芯片组，对于RAM2空间，2个芯片构成一个芯片组，所以共3个芯片组。

（2）8位数据线连接，分成两个4位。第一个和第二个芯片组（上下组成的一列为一个芯片组，组成8位数据的低4位和高4位）的地址为0：0000H～0：1FFFH，第三个芯片组的地址为0：6000H～6FFFFH。

图5-4　电路连接图

3已知2732A为4 K×8位EPROM，试画出8086最小系统中，总线信号与74LS138和2732A组成的16 K×8位的存储器的接线图。EPROM存储器首地址从2000 H开始。[厦门大学研]

答：根据容量要求，需要4片2732A存储器芯片。因为每片的容量为4 KB，即地址空间为1000H，所以根据首地址的要求可以设计成4片连续地址范围总为2000H～5FFFH的存储器系统。以后面12位为变址，以译码器的Y₂～Y₅的输出为片选即可构成上面地址空间的16KB的存储器系统。

连接图如图5-5所示。

图5-5　电路原理图

4某16位微机系统中静态RAM区由2K×8位的静态RAM6116构成，图5-6中给出了6116与系统总线的连接图。

问：

（1）若系统中静态RAM的存储空间为16 KB，需要几块6116？

（2）说明这两块6116构成的内存区域的地址范围。[北京航空航天大学研]

答：（1）16；

（2）F1000H～F1FFFH。

图5-6　电路原理图

5以Intel 8088 CPU为核心，构成一个存储器系统，如图5-7所示，要求：

（1）RAM容量为16KB，ROM容量为8KB，其中ROM起始地址为000H连续存放，RAM起始地址为8000H连续存放。

（2）可采用74LS138译码器，使用与非门器件不受限制。

（3）现有存储器芯片如下。

·EPROM：Intel 2764（规格为8K×8）

·静态RAM：Intel 6264（规格为8K×8）

试完成硬件线路的设计并写出各芯片的地址范围。[南京理工大学研]

答：需Intel 2764 1片，片内A₁～A₁₃共13根地址线寻址。

需Intel 6264 2片，片内用13根地址线A₁～A₁₃寻址。

芯片选择由74LS138译码器输出₀，₁完成。

ROM芯片由信号（连）来完成数据读出。RAM芯片由信号（连）和（连端）来完成数据读/写，A₀、用来区分数据线的低8位及高8位。

74LS138译码器的输入端C、B、A分别连地址线A₁₆～A₁₄，控制端G₁、_2A和_2B分别连和A₁₇、A₁₈，计算得到存储器的地址范围如下。

·ROM：0000H～3FFFH

·RAM：8000H～9FFFH

图5-7　电路原理图

6某CPU有地址线16根（A₀～A₁₅），数据线8根（D₀～D₇）及控制信号、、、（存储器选通）、（接口选通）。如图5-8所示，利用RAM芯片2114（1 K×4）扩展成2 K×8的内存，请写出芯片组1和芯片组2的地址范围。

要使3-8译码器有效，G₁必须为高电平，G_2A、G_2B须为低电平，A₁₅、A₁₄为高电平，A₁₃为低电平。要使1#和2#选中，Y₀为低电平。要使3#和4#选中Y₁为低电平。

因此第一组片选地址为110000，第二组片选地址为110001。

A₉～A₀的范围均为0000000000～1111111111。

因此第一组的地址范围为1100000000000000～1100001111111111，即C000H～C3FFH。第一组的地址范围为1100010000000000～1100011111111111，即C400H～C7FFH。[哈尔滨工程大学研]

答：第一组的地址范围为C000H～C3FFH；

第二组的地址范围为C400H～C7FFH。

图5-8　电路原理图